答案是：答：总线互连的复杂性最低，成本也是最低。其缺点是每台处理机可用的带宽较窄。 　　交叉开关是最昂贵的，因为其硬件复杂性是n2级别，其中n为互连的节点数目，所以其成本最高。但是交叉开关的带宽和路由性能最好。当网络的规模较小时，它是一种理想的选择。 　　多级开关的复杂度和带宽介于总线和交叉开关之间，是一种折中方案。其主要优点是采用模块化结构，可扩展性较好。不过，其时延随网络级数的增加而上升。另外，由于其硬件复杂度比总线高很多，成本也不低。

答案是：答：（1）字节多路通道，分时为多个设备服务，每次传输一个字节。一种简单的共享通道，主要为多台低速或中速的外围设备服务。（2）数组多路通道，分时为多个设备服务，每次传输一个数据块。适于为高速设备服务。（3）选择通道，每次只为一个设备服务，完成该设备的数据传输后，再选择其它设备服务。为多台高速外围设备（如磁盘存储器等）服务的。

答案是：答：（1） 多处理机中，当共享数据进入Cache，就可能出现多个处理器的Cache中都有同一存储器块的副本，要保证多个副本数据是一致的。 多个处理机维护Cache一致性的协议称为Cache一致性协议。监听协议和目录协议是多处理机维护Cache一致性的两种协议。 （2）目录协议的工作原理：采用一个集中的数据结构——目录。对于存储器中的每一个可以调入Cache的数据块，在目录中设置一条目录项，用于记录该块的状态以及哪些Cache中有副本等相关信息。目录协议根据该项目中的信息以及当前要进行的访问操作，依次对相应的Cache发送控制消息，并完成对目录项信息的修改。此外，还要向请求处理器发送响应信息。 （3）监听协议的工作原理：每个Cache除了包含物理存储器中块的数据拷贝之外，也保存着各个块的共享状态信息。Cache通常连在共享存储器的总线上，当某个Cache需要访问存储器时，它会把请求放到总线上广播出去，其他各个Cache控制器通过监听总线来判断它们是否有总线上请求的数据块。如果有，就进行相应的操作。

答案是：（1）存储器中可能不是CPU产生的最新数据 ，所以I/O设备从存储器中取出来的是陈旧数据。 （2）I/O设备与存储器交换数据之后，在Cache中，被CPU使用的可能就会是陈旧数据。 第一个问题可以用写直达Cache解决。 第二个问题操作系统可以保证I/O设备操作的数据不在Cache中。如果不能，就作废Cache中相应的数据。

答案是：（1）理想Cache情况下的CPI为2.0，时钟周期为2ns，平均每条指令访存1.2次； （2）两者Cache容量均为64KB，块大小都是32字节； （3）组相联Cache中的多路选择器使CPU的时钟周期增加了10％； （4）这两种Cache的失效开销都是80ns； （5）命中时间为1个时钟周期； （6）64KB直接映象Cache的失效率为1.4％，64KB两路组相联Cache的失效率为1.0％。 答： 平均访问时间＝命中时间＋失效率×失效开销 平均访问时间1-路=2.0+1.4% *80=3.12ns 平均访问时间2-路=2.0*(1+10%)+1.0% *80=3.0ns 两路组相联的平均访问时间比较低 CPUtime=（CPU执行+存储等待周期）*时钟周期 CPU time=IC（CPI执行+总失效次数/指令总数*失效开销） *时钟周期 =IC（（CPI执行*时钟周期）+（每条指令的访存次数*失效率*失效开销*时钟周期）） CPU time 1-way=IC(2.0*2+1.2*0.014*80)＝5.344IC CPU time 2-way=IC(2.2*2+1.2*0.01*80)＝5.36IC 相对性能比：CPUtime-2way/CPUtime-1way5.36/5.344=1.003 直接映象cache的访问速度比两路组相联cache要快1.04倍，而两路组相联Cache的平均性能是直接映象cache的1.003倍。因此这里选择两路组相联。

答案是：答：（1）（8分）见下表 Cache 地址中各字段 L1 Tag（17位），Index（10位），Offset（5位） L2 Tag（15位），Index（12位），Offset（5位） （2）（2分）Ta = Th + (1-H)Tm，Ta为平均访问时间，Th为命中时间，H为命中率，Tm为缺失开销。本例：2+20%（10+1%*100） = 4.2. Ta = 4.2 / 2G = 2.1*10-9 s = 2.1ns

答案是：答：平均访存时间 ＝ 命中时间＋失效率×失效开销 只有第I层失效时才会访问第I＋1。 设三级Cache的命中率分别为HL1、 HL2、 HL3，失效率分别为ML1、ML2、ML3，第三级Cache的失效开销为PL3。 平均访问时间TA ＝HL1＋ML1×{HL2＋ML2×(HL3＋ML3×PL3)}

答案是：答： （1） L.D F2, 0(R1) 1 Stall MUT.D F4, F2, F0 2 L.D F6, 0(R2) 3 Stall Stall ADD.D F6, F4, F6 4 Stall Stall S.D F6, 0[R2] 5 DADDIU R1, R1, #8 6 DADDIU R2, R2, #8 7 DSUBIU R3, R1, #DONE 8 BNEZ R3, FOO 9 所以，共有14 个时钟周期，其中有5 个空转周期。 （2）循环顺序展开4 次，不进行任何指令调度，则指令1～5 及其间的stall 都是必要的，只是指令6～9 只需执行一次，因此，共有 10 × 4 ＋ 4 ＝ 44 个时钟周期，计算出4 个Y 值，所以计算一个Y 值需要11 个时钟周期，加速比为：14/11 = 1.27 。加速主要是来自减少控制开销，即减少对R1、R2 的整数操作以及比较、分支指令而来的。 （3）循环顺序展开4 次，优化和调度指令，如下： L.D F2, 0(R1) L.D F8, 8(R1) L.D F14, 16(R1) L.D F20, 24(R1) MUT.D F4, F2, F0 MUT.D F10, F8, F0 MUT.D F16, F14, F0 MUT.D F22, F20, F0 L.D F6, 0(R2) L.D F12, 8(R2) L.D F18, 16(R2) L.D F24, 24(R2) ADD.D F6, F4, F6 ADD.D F12, F10, F12 ADD.D F18, F16, F18 ADD.D F24, F22, F24 S.D F6, 0[R2] S.D F12, 8[R2] S.D F18, 16[R2] S.D F24, 24[R2] DADDIU R1, R1, #32 DADDIU R2, R2, #32 DSUBIU R3, R1, #DONE BNEZ R3, FOO 共用了24 个时钟周期，则计算一个Y 值平均需要 24/4 = 6 个时钟周期， 加速比：14/6 = 2.33

答案是：答：指令之间的数据冲突有3种类型：真相关、反相关、输出相关。 真相关（数据依赖，有时候也称为数据相关）：考虑两条指令i和j，i在j的前面，指令k在指令i和指令j之间。如果下述条件之一成立，则称指令j与指令i真相关： （1）指令j使用指令i产生的结果（写后读）； （2）指令j与指令k真相关，而指令k又与指令i真相关。（真相关的传递性） 反相关：考虑两条指令i和j，i在j的前面，如果指令j所写的名与指令i所读的寄存器名或存储地址相同，则称指令i和j发生了反相关。（读后写） 输出相关：考虑两条指令i和j，i在j的前面，如果指令j和指令i所写的寄存器名或存储地址相同，则称指令i和j发生了输出相关。（写后写） 其中反相关和输出相关又合称名相关。名相关的意思是两条指令使用了相同的寄存器名或存储地址，但是它们之间并没有数据流动，即没有真正的数据依赖关系，则称这两条指令存在名相关。

答案是：：根据Amdahl定律Sn=1/(1-f)+f/a，其中f是可改进部分在总运行时间中所占比例，a是可改进部分的加速比，可得 操作类型 各类操作的指令条数在程序中所占的比例fi 各类操作的加速比Si 各类操作单独改进后，程序获得的加速比 操作1 1.9% 2 1.01 操作2 58.2% 1.33 1.17 操作3 34.0% 3.33 1.31 操作4 5.8% 4 1.04 4类操作均改进后，整个程序的加速比： Sn=1/(1-ΣFi）+ΣFi/Si≈1.77

答案是：答：（1）以经常性事件为重点。在计算机系统的设计中，对经常发生的情况，赋予它优先的处理权和资源使用权，以得到更多的总体上的改进。（2）Amdahl定律。加快某部件执行速度所获得的系统性能加速比，受限于该部件在系统中所占的重要性。（3）CPU性能公式。执行一个程序所需的CPU时间 = IC×CPI×T。（4）程序的局部性原理。程序在执行时所访问地址的分布不是随机的，而是相对地簇聚。

答案是：答：标量流水处理机的时空图： 执行完12条指令需T1＝14△t。 超标量流水处理机与超长指令字处理机的时空图： 超标量流水处理机中，每一个时钟周期同时启动4条指令。执行完12条指令需T2＝5△t，相对于标量流水处理机的加速比为：S2=T1/T2=14vt/5厶t=2.8 超长指令字处理机中，每4条指令组成一条长指令，共形成3条长指令。执行完12条指令需T3＝5△t，相对于标量流水处理机的加速比为： S3=T1/T3=14vt/5厶t=2.8 超流水处理机的时空图：

答案是：答：（1）程序执行的CPI = 没有分支的基本CPI（1） + 分支带来的额外开销 分支带来的额外开销是指在分支指令中，缓冲命中但预测错误带来的开销与缓冲没有命中带来的开销之和。（通常，在采用了分支目标缓冲时，如果发生了分支目标缓冲命中，那么会直接利用缓冲中的分支目标地址进行取指，即预测分支转移，所以如果分支预测正确，那就没有开销。如果分支实际未发生转移，那么就出现了预测错误，需要取消已取来的分支目标处指令，重新从分支失败处取指。根据题意，这种情况的开销为4个时钟周期。另一方面，如果分支目标缓冲不命中，那么根据题意，开销为3个时钟周期） 分支带来的额外开销= 15% * (90%命中×10%预测错误×4 + 10％没命中×3)= 0.099 所以，程序执行的CPI ＝ 1 ＋ 0.099 = 1.099 （2）采用固定的2 个时钟周期延迟的分支处理CPI = 1 + 15%×2 = 1.3 由（1）（2）可知分支目标缓冲方法执行速度快。

答案是：答：没有控制相关时流水线的平均CPI＝1 存在控制相关时：无条件分支在第2个时钟周期结束时就被解析出来，而条件分支要到第3个时钟周期结束时才能被解析出来，这意味着分支目标地址可以在第2个时钟周期计算出来（因为无条件分支只需要知道分支目标即可），而分支条件要到第3个时钟周期才能判断出来。 因为题目未指定控制相关的解决方法，故假设采用暂停流水线、预测分支成功、预测分支失败这3种方法。每种方法的分析如下： （1）若使用暂停流水线的策略，则对于条件分支，有2个额外的stall，对无条件分支，有1个额外的stall： CPI = 1+20%*2+5%*1 = 1.45 加速比S=CPI/1 = 1.45 （2） 若使用预测分支成功策略，则对于不成功的条件分支，有2个额外的stall，对无条件分支和成功的条件分支，有1个额外的stall 1： CPI = 1+20%*(60%*1+40%*2) +5%*1 = 1.33 加速比S=CPI/1 = 1.33 （3）若使用预测分支失败策略，则对于成功的条件分支，有2个额外的stall；对无条件分支，有1个额外的stall；对不成功的条件分支，其目标地址已经由PC 值给出，不必等待，所以无延迟： CPI = 1+20%*(60%*2 + 40%*0) +5%*1 = 1.29 加速比S=CPI/1 = 1.29

答案是：答：可以分为堆栈型、累加器型、通用寄存器型3种。 堆栈型：CPU中存储操作数的单元是堆栈的指令集结构。 累加器型：CPU中存储操作数的单元是累加器的指令集结构。 通用寄存器型：CPU中存储操作数的单元是通用寄存器的指令集结构。

答案是：答：（1）在多个部件可改进情况下，Amdahl定理的扩展： SN=1/（1-ΣFi）+ΣFi/Si 已知S1＝30，S2＝20，S3＝10，Sn＝10，F1＝0.3，F2＝0.3，得：10=1/1-（0.3+0.3+F3）+（0.3/30+0.3/20+F3/10） 得F3＝0.36，即部件3的比例为36%。 （2）设系统改进前的执行时间为T，则3个部件改进前的执行时间为：（0.3+0.3+0.2）T = 0.8T，不可改进部分的执行时间为0.2T。 已知3个部件的改进加速比分别为S1＝30，S2＝20，S3＝10，因此3个部件改进后的执行时间为：T`n=0.3T/30+0.3T/20+0.2T/10=0.045T 改进后整个系统的执行时间为：Tn = 0.045T+0.2T = 0.245T 那么系统中不可改进部分的执行时间在总执行时间中占的比例是：0.2T/0.245T=0.82

答案是：答：（1）CPI ＝(45000×1＋75000×2＋8000×4＋1500×2) / 129500＝1.776 (或460/259) （2）MIPS速率＝f/ CPI ＝400M/1.776 ＝225.225MIPS (或5180/259MIPS) （3）程序CPU时间= (45000×1＋75000×2＋8000×4＋1500×2)／400M=575s

答案是：通道完成一次数据传输的主要过程如下：（1）在用户程序中使用访管指令进入操作系统内核，由CPU通过管理程序组织一个通道程序，并启动通道。 (2) 通道处理机执行CPU为它组织的通道程序，完成指定的数据I/O工作。 (3) 通道程序结束后向CPU发中断请求。CPU响应这个中断请求后，第二次进入操作系统设备管理程序，调用管理程序对I/O中断请求进行处理。

答案是：答：TLB是转换旁路缓冲，是最近访问过的页表项的高速缓存。 SMP是对称多处理，是集中式共享存储器多处理机的一种实现。 RAID是独立（廉价）磁盘冗余阵列，是一种组合多个磁盘，提供高性能、高可靠性存储的方法。 ILP是指令级并行，是指令之间存在的一种并行性，利用它，计算机可以并行执行两条或两条以上的指令。 SMT是同时多线程，是一种允许超标量处理器从多个线程取指运行，从而提高处理效率的技术。

答案是：答：T = Thit * H + (1 - H) * (Tm + Thit) = Thit + (1 - H) * Tm 注意，此处假设缺失时总的访问时间是 Tm + Thit ，即要先判断是否命中，没有命中的话再花 Tm 的时间去访问主存。

答案是：答：Cache进行写操作时有写命中和写缺失两种情况。 在写命中时，有写回和写通两种策略。 写回策略在写命中时，只改写Cache中的数据块，并记录该数据块已被修改，而不把数据写到主存。这样Cache和主存的数据会不一致。直到该数据块被替换时，被修改的数据块才被写到主存。 写通策略在写命中时，不但改写Cache中的数据块，同时将数据写到主存，从而Cache和主存的数据保持一致。 在写缺失时，有写分配和写不分配两种策略。 写分配策略在写缺失时，先将数据块从主存载入Cache，然后改写数据块，并做修改标记。 写不分配策略在写缺失时，不载入数据块到Cache中，而是直接改写主存中的数据块。 写回策略通常与写分配策略组合，写通策略通常与写不分配策略组合。

答案是：答：替换是当Cache需要载入主存数据块，而该数据块映象的位置都被占用时，需要将原有数据块换出的操作。 替换策略是当有多个可能的数据块位置可供选择时，如何选择要换出的数据块。 通常使用的替换策略有随机策略、先进先出策略、最近最少使用策略。 随机策略在多个可能选择的数据块中，随机选择一个数据块进行替换。 先进先出策略在多个可能选择的数据块中，最早载入的那个数据块进行替换。这需要Cache控制器对载入的数据块排队并做记录。 最近最少使用策略在多个可能选择的数据块中，选择最近访问次数最少的那个数据块进行替换。这需要Cache控制器对数据块的访问情况作记录，并利用记录确定最近访问次数最少的数据块。

答案是：答：Cache的映射方式可以有3种，全相联映象、直接映象和组相联映象。 全相联映象：主存中的任一块可以被放置到Cache中任意一个地方。 直接映象：主存中的每一块只能被放置到Cache中唯一的一个地方。 组相联映象：主存中的每一块可以放置到Cache中唯一的一组中任何一个地方（Cache分成若干组，每组由若干块构成）。

答案是：（2）当前流行的多核处理器在Flynn分类中应该归入多指令流多数据流（MIMD）这一类。

答案是：答：（1）Flynn分类是按照指令流和数据流的多倍性对计算机体系结构进行分类，共有4类：单指令流单数据流（SISD）；单指令流多数据流（SIMD）；多指令流单数据流（MISD）；多指令流多数据流（MIMD）。

答案是：答： 特征 RISC CISC 指令功能 选取使用频率高的指令，并补充一些必要的指令；指令功能尽量简单 提供功能复杂的指令 寻址方式 选择使用频率高且实现容易的寻址方式，例如寄存器寻址，立即值寻址等；抛弃比较复杂，可能带来很多不定因素的寻址方式，例如存储器间接寻址；寻址方式的表示尽量保持简单，通常可以根据操作码确定，以利于译码 支持复杂的寻址方式，并支持灵活而复杂的寻址方式表示，例如为每一个操作数指定不同的寻址方式。寻址方式与操作码的耦合度相对较低。 指令周期 尽量使每条指令的执行时间做到均衡，都在一个机器周期内完成 允许指令有不同的执行时间。简单指令可能在一个机器周期内完成，而复杂指令可能需要很多机器周期才完成。 指令长度 所有指令长度均相同，且固定 允许指令长度可变 指令格式 采用较为简单的指令格式，字段位置基本固定且含义明确，多义情况较少，以便高效译码 指令格式灵活，操作码和操作数可能包含修饰字段，需要扫描检查以确定各个字段的含义，译码较为复杂 访存操作 只有Load和Store操作指令才访问存储器，其它指令操作均在寄存器之间进行 允许算术逻辑运算指令的操作数来自于存储器 操作数类型 只支持简单的数据类型，如定点整数，浮点数，字符等 可以支持复杂的数据类型，例如VAX指令集包含有直接操作“队列”的指令 操作数数目 通常只支持最多2到3个操作数 可以支持超过3个以上的操作数 对高级程序设计语言的支持 通过组合功能简单的指令去实现复杂的高级程序设计语言语句功能，因此由高级程序设计语言编译得到目标文件指令数较多 提供了面向高级程序设计语言的复杂指令，能用较少的指令数目实现复杂的高级程序设计语言语句功能 对于CPU流水线设计的支持 面向高效的CPU流水线设计。功能简单而规整的指令集有利于设计出简洁高效的流水线。 复杂而且不定因素较多的指令集给流水线设计带来较大困难 对于编译器优化的支持 功能简单而规整的指令集有利于编译器进行各种优化抉择。 复杂而且不定因素较多的指令集给编译器的优化抉择带来较大困难

答案是：答： 冲突类型 含义 解决方法 结构冲突 因硬件资源满足不了指令重叠执行的要求而发生的冲突。 暂停流水线，或者增加硬件资源，或者改变硬件结构，从而消除或缓解冲突 数据冲突 当指令在流水线中重叠执行时，因需要用到前面指令的执行结果而发生的冲突。 暂停流水线，或者采用数据定向技术，或者利用寄存器换名技术，或者利用编译器重排指令，从而消除或缓解冲突 控制冲突 流水线遇到分支指令或其它会改变PC值的指令所引起的冲突。 暂停流水线，或者采用分支预测技术，或者采用延迟分支技术，或者重排指令，从而消除或缓解冲突

答案是：二、（10分）请推导Amdahl定律公式，并说明其意义。 答：假设系统加速前的运行时间为 Tbefore ，系统中可加速部分在 Tbefore 中所占比例为 f ，不可加速部分所占比例则为 1 - f ，可加速部分的加速比设为 a ，系统加速后的运行时间设为 Tafter ，则有： Tafter = Tbefore * f / a + Tbefore * (1 - f) 系统加速后，相对于加速前的加速比 S 应为： S = Tbefore / Tafter = Tbefore / ( Tbefore * f / a + Tbefore * (1 - f) ) = 1 / ( f / a + 1 - f) 即 S = 1 / (1 - f + f / a) 上式就是Amdahl定律公式。 令 a → + ，即假设可以对可加速部分无限加速，则有 S → 1 / (1 - f) 这说明系统可达到的加速比受限于系统中不可加速部分所占比例的倒数。

答案是：答：计算机体系结构是指传统机器程序员所看到的计算机属性，即概念性结构与功能特性。 计算机组成是指计算机体系结构的逻辑实现，包含物理机器级中的数据流和控制流的组成以及逻辑设计等。 计算机实现是指计算机组成的物理实现，包括处理机、主存等部件的物理结构，器件的集成度和速度，模块、插件、底板的划分与连接，信号传输，电源、冷却及整机装配技术等。 通常一个计算机体系结构可以有多种计算机组成，一种计算机组成可以有多种计算机实现，因此它们之间依次是一对多的关系。