1.Verilog 的基本设计单元是 。它是由两部分组成，一部分 ；另一部
分 ，即定义输入是如何影响输出的。