10、在 Verilog 中定义了宏名`define sum a+b+c 下面宏名引用正确的是（ ） A、out=’sum+d; B、out=sum+d
C、out=`sum+d; D、都正确