搜题

如搜索结果不匹配，请 联系老师 或 上传试题 获取答案
王老师:19139051760(拨打)
加入会员 登录账户 学历提升

第1题

在VHDL 中，用语句（ ）表检测clock的上升沿 A.clock’EVENT B.clock’EVENT AND clock=1 C.clock=‘1’ D.clock’EVENT AND clock=’0’
点击查看答案

第2题

在VHDL的 IEEE标准库中，预定义的数据类型BIT有（ ）种逻辑值。 A.2 B.3 C.8 D.9
点击查看答案

第3题

在VHDL中，（ ）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间 A.信号 B.常量 C.变量 D.数据
点击查看答案

第4题

在VHDL中，（ A ）的数据传输不是立即发生的，目标信号的赋值是需要一定延时时间VHDL语言中变量定义的位置是 A.实体中任何位置 B.实体中特定位置 C.结构体中任何位置 D.结构体中特定位置
点击查看答案
   负责人：王老师 19139051760(拨打)

   圆梦题库移动版 ICP证：豫ICP备11005330号-1