n位DAC最大的输出电压uOmax为（ A）UD。
答案是：(2n – 1)
N变量的卡诺图中任一最小项应当有（B ）相邻块。
答案是：N
FPGA比较适合用在以（ C）的数字系统。
答案是：时序为主
DAC单位量化电压的大小等于Dn为（A ） 时，DAC输出的模拟电压值。
答案是：1
842BCD码0000表示的十进制数是（ C）。
答案是：87
74LS38有（B ）个译码输入端。
答案是：3
555构成的多谐振荡器中，还可通过改变（C ）端电压值使振荡周期改变。
答案是：C-U
555构成的多谐振荡器电路中，当R=R2时，欲使输出占空比约为50%，最简单的办法是（B ）。
答案是：R2两端并接二极管
0-4线优先编码器允许同时输入（ D）路编码信号。
答案是：多
“与非”逻辑运算结果为“0”的条件是该与项的变量（B ）。
答案是：全部输入“1”
“或非”逻辑运算结果为“0”的条件是该或项的变量（C ）。
答案是：至少有一个输入“1”
(95)H表示（D ）。
答案是：十六进制数
主从RS触发器在CP=1期间，R、S之间不存在约束。
答案是：错误
主从JK触发器在CP=1期间，存在一次性变化。
答案是：正确
正“与非”门也就是负“或非”门。
答案是：正确
在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。
答案是：正确
约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作 0。
答案是：正确
优先编码器只对同时输入的信号中的优先级别最高的一个信号编码。
答案是：正确
因为逻辑表达式A+B+AB=A+B成立，所以AB=0成立。
答案是：错误
译码器哪个输出信号有效取决于译码器的地址输入信号。
答案是：正确
已知逻辑AB=AC，则B=C。
答案是：错误
已知逻辑A+B=A+C，则B=C。
答案是：错误
一个RAM有10根地址线，有4根数据线，存储容量是4K×4。
答案是：错误
一个N位逐次逼近型A/D转换器完成一次转换要进行N次比较，需要N+2个时钟脉冲。
答案是：正确
五进制计数器的有效状态为五个。
答案是：正确
为实现将JK触发器转换为D触发器，应使J=D,K=D。
答案是：正确
所有的触发器都存在空翻现象。
答案是：错误
数字电路中，化简逻辑函数的目的是为了所设计的逻辑电路更简单，更经济，而且其功能不变。
答案是：正确
时序电路不含有记忆功能的器件。
答案是：错误
施密特触发器有两个稳态。
答案是：正确
施密特触发器的特点是电路具有两个稳态且每个稳态需要相应的输入条件维持。
答案是：正确
三态门输出为高阻时，其输出线上电压为高电平
答案是：错误
三极管作为开关使用时，要提高开关速度，可降低饱和深度。
答案是：正确
若DAC的最大输出电压是10V，能分辨的最小输出电压是10mV，则该转换器输入数字的位数至少为10。
答案是：正确
如果与非门输入端均为高电平，那么它所带的是拉电流负载 。
答案是：错误
前进位加法器比串行进位加法器速度慢。
答案是：错误
模拟量送入数字电路前，须经A/D转换。
答案是：正确
逻辑变量的取值，1比0大。
答案是：错误
两个二进制数相加，并加上来自高位的进位，称为全加，所用的电路为全加器
答案是：错误
利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN只是短暂的过渡状态，不能稳定而是立刻变为0状态。
答案是：正确
利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN
答案是：正确
计数器可作分频器。
答案是：正确
计数器除了能对输入脉冲进行计数，还能作为分频器用。
答案是：正确
函数F连续取100次对偶，F不变。
答案是：正确
构成一个7进制计数器需要3个触发器。
答案是：正确
二进制数1001和二进制代码1001都表示十进制数。
答案是：错误
多谐振荡器有两个稳态。
答案是：错误
多谐振荡器常作为脉冲信号源使用。
答案是：正确
多个三态门的输出端相连于一总线上，使用时须只让一个三态门传送信号，其他门处于高阻状态。
答案是：正确
电路中可以实现“线与”功能的是三态输出门。
答案是：错误
当输入9个信号时，需要3位的二进制代码输出。
答案是：错误
当时序逻辑电路存在无效循环时该电路不能自启动
答案是：正确
单稳态触发器它有一个稳态和一个暂稳态。
答案是：正确
触发器中，存在连续空翻现象的有钟控的触发器。
答案是：正确
触发器的输出状态完全由输入信号决定。
答案是：错误
八位二进制数可以表示256种不同状态。
答案是：正确
八路数据分配器的地址输入（选择控制）端有8个。
答案是：错误
TTL与非门与CMOS与非门的逻辑功能不一样。
答案是：错误
RS触发器、JK触发器均具有状态翻转功能
答案是：错误
D/A转换器是将模拟量转换成数字量。
答案是：错误
D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。
答案是：正确
D/A的含义是模数转换。
答案是：错误
D/A的含义是模数转换
答案是：错误
CMOS门的输出结构和TTL的类似，可以分成标准的、漏极开路及3态输出三种。
答案是：正确
BCD码即8421码。
答案是：错误
A+AB=A+B
答案是：错误
A/D转换器是将数字量转换成模拟量。
答案是：错误
4位倒T型电阻网络DAC的电阻网络的电阻取值有2种。
答案是：正确
1001个“1”连续异或的结果是1。
答案是：正确
组合电路设计的结果一般是要得到( A )。
答案是：逻辑电路图
组合电路分析的结果是要获得( B )。
答案是：电路的逻辑功能
主从JK触发器Q的状态是在时钟脉冲CP ( B )发生变化。
答案是：下降沿
在设计过程中，逻辑函数化简的目的是( B )。
答案是：用最少的逻辑器件完成设计
在环形振荡器中，为了降低振荡频率，通常在环形通道中串入( C )。
答案是：RC环节
在函数 的真值表中， 的状态共有多少个？( C )。
答案是：7
在对频率稳定性要求高的场合，普遍采用( D )振荡器。
答案是：石英晶体
在( C )端加可变电压，可使555多谐振荡器输出调频波。
答案是：C-U
欲增加集成单稳电路的延迟时间tW，可以( C )。
答案是：增大
欲在一串幅度不等的脉冲信号中，剔除幅度不够大的脉冲，可用( A )电路。
答案是：施密特触发器
欲把并行数据转换成串行数据，可用( C )。
答案是：移位寄存器
欲把36kHz的脉冲信号变为1Hz的脉冲信号，若采用10进制集成计数器，则各级的分频系数为( B )。
答案是：(4,9,10,10,10)
与倒T型电阻网络DAC相比，权电流网络D/A转换器的主要优点是消除了( B )对转换精度的影响。
答案是：模拟开关导通电阻
与4位串行进位加法器比较，使用超前进位全加器的目的是( C )。
答案是：提高运算速度
用原码输出的译码器实现多输出逻辑函数，需要增加若干个( C )。
答案是：或门
用卡诺图化简具有无关项的逻辑函数时，若用圈1法，在包围圈内的′是按 处理；在包围圈外的′是按 处理。( B )
答案是：1，0
用不同数制的数字来表示2007，位数最少的是( D )。
答案是：十六进制
用不同数制的数字来表示2004，位数最少的是( A )。
答案是：十六进制
用1M×4的DRAM芯片通过( A )扩展可以获得4M×8的存储器。
答案是：复合
译码器的任务是( A )。
答案是：将某种代码转换为电路的某种输出状态
以下可编程逻辑器件中，集成密度最高的是( D )。
答案是：FPGA
已知二输入逻辑门的输入A、B和输出F的波形如下图所示，这是哪种逻辑门的波形？( C )
答案是：同或
已知 ，选出下列可以肯定使 的取值( D )。
答案是：
要使JK触发器的输出Q从1变成0，它的输入信号JK应为( B )。
答案是：01
要扩展成8K′8 RAM，需用用512′4的RAM ( C )片。
答案是：32
要将方波脉冲的周期扩展10倍，可采用（C）。
答案是：十进制计数器;
小容量RAM内部存储矩阵的字数与外部地址线数n的关系一般为( A )。
答案是：2n
下列几种A/D转换器中，转换速度最快的是（ A）
答案是：并行A/D转换器；
下列电路中，属于时序逻辑电路的是( C )。
答案是：计数器
维持阻塞型D触发器的状态由CP ( A ) 时D的状态决定。
答案是：上升沿
同步RS触发器的两个输入信号R S为00，要使它的输出从0变成1，它的R S应为( B )。
答案是：01
顺序加工控制系统的控制时序可用( B )电路实现。
答案是：单稳态触发器
数字信号是( B )。
答案是：时间和幅值上离散的信号
数字系统中，能自行产生矩形波的电路是( C )。
答案是：多谐振荡器
数字系统中，能实现精确定时的电路是( B )。
答案是：单稳态触发器
数字系统中，降低尖峰电流影响，所采取的措施是( C )。
答案是：接入滤波电容
数字系统中，常用( B )电路，将输入脉冲信号变为等幅等宽的脉冲信号。
答案是：单稳态触发器
数字系统中，常用( A )电路，将输入缓变信号变为矩形脉冲信号。
答案是：施密特触发器
数字电路中最常用的BCD码是( B )。
答案是：8421码
数字电路中使用的是( A )。
答案是：二进制
数字电路中，晶体管的工作于( D )状态。
答案是：开关
数字电路中，当晶体管的饱和深度变浅时，其工作速度( C )。
答案是：变高
十进制数36转换为十六进制数，结果为( B )。
答案是：24
三态寄存器的( D )信号无效时，寄存器输出为高阻状态。
答案是：输出使能
三极管开关电路中，影响开关速度的主要因素是( C )。
答案是：ts
若停电数分钟后恢复供电，( C )中的信息能够保持不变。
答案是：ROM
若双积分A/D转换器第一次积分时间T1取20mS的整倍数，它便具有( B )的优点。
答案是：极强抗50Hz干扰
若将输入脉冲信号延迟一段时间后输出，应用( B )电路。
答案是：单稳态触发器
如要将一个最大幅度为5.1V的模拟信号转换为数字信号，要求输入每变化20mV，输出信号的最低位(LSB)发生变化，应选用( B )位ADC。
答案是：8
如果触发器的次态仅取决于CP ( A )时输入信号的状态，就可以克服空翻。
答案是：上（下）沿
如果把触发器的JK输入端接到一起，该触发器就转换成( B )触发器。
答案是：T
目前为：
1/2
页
首页 上页 下页 尾页