发由全加器FA、2-4线译码器和门电路组成的逻辑电路如图 3 a所示。试在图b中填写输出逻辑函数L的卡诺图（不用化简）。