VHDL语言是一种结构化设计语言;一个设计实体(电路模块)包括实体与结构体两部分,结构体描述( )。
· 器件外部特性;
· 器件的综合约束;
· 器件外部特性与内部功能;
· 器件的内部功能。